7.1.4 指令池（重排序缓冲器） 　　在进入指令池（规范地称它为再排序缓冲器）之前，微操作码指令流是和送到指令译码器的指令流同序的。不发生指令的重排序问题。 再排序缓冲器是一个按内容寻址的存储器阵列，它可以确定微操作寄存器的次序。这些寄存器包含有等待执行的微操作码，也包含有已经执行但还没有确定机器运行状态的微操作码流。内部安排了40个微操作寄存器，包含了等待执行的微操作。分发/执行单元可以按任意顺序执行来自重排序缓冲器的指令。