图5-16 由L2 Cache不命中引的起对DRAM猝发读