在基于Pentium微计算机系统中,除了处理器内部的L1级Cache,又增加了L2级Cache。内部Cache、L2 cache和DRAM组成了Pentium机的主存储器系统。这样的三级存储系统有利于实现容量大、速度快、价格低的目标,但同时也要求有更为复杂的访问策略来保证系统正常运行。本节将分析一些实际的例子,针对存储器访问中的不同情况,分析Cache的状态,Cache控制器的操作以及有关时序。
  引入流水线结构以后,Pentium处理器的并行功能十分强大,指令的不同部分在无冲突的条件下可以并行执行,这里的两条流水线访问Cache,也可以在没有组冲突的情况下并发进行。如果有冲突,流水线U的优先级要高于流水线V。
  表5-4 读指令执行前Cache 目录状态
目录状态 目录项2 目录项4 目录项7C
LRU位 1 0 0
目录0状态位 S S M
目录1状态位 S E S
目录0标记域 002A1 002A1 000F5
目录1标记域 00FB6 0385C 00F49