假设L1数据Cache行的状态为E，L2 Cache行的状态为M，与处理器第一次写存储器时它们的状态相同。如果处理器又一次要对内部存储器的这一行写数据，这时候就引起L1 Cache相应行的数据变更。由于L1 Cache行的状态为独占态E，所以只修改L1 Cache中的相应行，而不进行到L2的写直达。L1行的数据变更后，状态由E变为M，表示行中的数据已被修改。随后发生的每次对这个存储器行的写，都会以同样的方式（非写直达）更新L1 Cache的相应行，并且状态不改变，每次修改都是"M"。直到下一次各级存储器完全一致后，才又回到初始状态。