● BRDY#（burst ready），猝发操作准备好，输入，告诉CPU L2 Cache或主存储器已经准备好猝发操作。在读周期，表示当前寻址设备已将有效数据放在数据总线上；在写周期，表示当前寻址设备已经从Pentium处理器接收了数据。该信号相当于8086的READY。 ● CACHE#，输出，总线周期定义信号。用来通知外部存储器，处理器希望以猝发方式执行一个行填充操作。只有Cache行填充周期和Cache写回周期引起猝发周期。处理器发出CACHE#信号以后，只有采样到不能高速缓存地址逻辑NCA（Non-Cacheable Address）发来的KEN#信号，表示目标存储器地址是可以进行高速缓存的，猝发周期才能进行。 　　关于猝发周期的含义，可以参看5.2.4节 ● KEN#（cache ability），Cache能力，输入，在每次存储器读总线周期中，如果内部Cache不命中，处理器希望进行Cache行填充，就要采样KEN#信号，确定所读的目标地址是否是在能够进行Cache操作的地址空间。如果KEN#信号为低电平，表示该目标地址能够进行高速缓存操作。如果目标地址不能高速缓存，NCA逻辑将KEN#信号驱动为高电平，告诉处理器不能进行Cache行填充，处理器从目标地址读出数据后不再将它装入Cache中。