2、 采样保持电路 1） 一般结构 　　采样保持电路是数据采集系统的重要组成部分。它具有对模拟信号进行采样，将其离散化以及将采样时刻的电压值进行一定时间的保持两种功能。采样保持电路的一般结构如图4-48 所示。它由2个运算放大器A1、A2和一组采样/保持控制逻辑C1组成。A1、A2由电子开关串接在一起，控制逻辑C1控制电子开关的接通和断开。运算放大器A2的输入端通过电阻连接保持电容。在图4- 表示的电路中，当Logic Reference为逻辑0，Logic为1时，运算放大器A1、A2连接在一起，采样/保持器为采样状态，模拟输入信号通过A1对保持电容充电；当Logic Reference为0，Logic为0时，运算放大器A1、A2之间的连接断开，A2由保持电容上的电压为输入信号，采样/保持器进入保持状态。