时序图见图4-42。从时序图可以看出，当空白/转换控制端B/C#（BLANK/CONVERSION）为0时AD570开始转换，25us以后转换结束，转换结果数据随后出现在数据总线上，一旦B/C#端由低电平变为高电平，数据线便呈现高阻状态。也就是说，时序要求B/C#端的低电平必须持续足够长的时间，以保证A/D转换和数据读出操作的完成。如果B/C#端的低电平在25us之内变为无效，本次转换被中止。在数据尚未读出时，B/C#端的低电平变为无效，本次转换结果数据无效。当B/C#端的状态由低变为高，数据准备好DR#端也在1.5us以后上升为高电平，为启动下次转换做准备。控制两次转换的时间间隔应该不小于2us。虽然AD570的数据寄存器具有三态输出功能，但是由于受B/C#的端统一控制，难于和CPU的读时序严格配合（使得除读周期之外，数据线均为高阻态），因此必须在570数据输出端设计三态缓冲器与CPU连接。图4-43 是AD570和CPU的连接图。这里，用一个D触发器（地址CS0#）保存控制转换的低电平状态，它的Q端直接连接AD570的B/C#端。570的数据准备好信号DR#通过三态门（地址CS1#）连接数据线D0，通过程序查询告诉CPU A/D转换是否完毕。启动转换以后，CPU便不断测试DR#状态，只要DR#变为0，CPU通过缓冲器（地址CS2#）就可以读取转换结果。