从图4-13 中断请求信号的产生逻辑可以看出，只要接口电路中“输出缓冲器空”或“输入缓冲器满”两个状态之一成立，且它们相应的中断允许标志位INTE为有效状态，INTR便变为有效状态，产生对CPU的中断请求。CPU响应中断以后，通过读取C口PC7和PC5的状态，来判断本次中断到底是输入设备还是输出设备引起的，进而转向相应的读写操作。