1、分支目标缓冲器和分支预测逻辑 　　和8086以及其他Intel结构的微处理器不同，Pentium内部设计了指令的分支预测逻辑，它可以对将要执行的分支指令进行动态的转移预测。分支预测逻辑是以该分支指令的历史执行情况为预测依据的，因此预测有较大的成功率。在预测正确的情况下，完全避免了时间的延误。如果预测错误，则要花费3~4 CLK代价。 　　支持分支预测机制的关键部件是分支目标缓冲器BTB(Branch Target Buffer)。分支目标缓冲器是一个256行4路组相联结构的Cache，它记录了已执行过的分支指令的信息。这256个目录行，每行包含以下信息： 一个有效位指示该项是否正在使用（1 bit）； 历史记录位表示每次分支指令转移发生的频度（2 bits）见表2-11； 这条转移指令源存储器的地址； 该转移指令最后一次执行时的目标地址；