6）指令译码单元 　　Pentium的指令译码单元有两级，称为译码级1（Decode1）和译码级2（Decode2），译码级1除了包含指令配对检查逻辑以外，还包含分支目标缓冲器BTB（Branch Target Buffer）。BTB具有分支预测功能。译码级2包含流水线U和V的存储器操作数产生逻辑、分段逻辑以及期望检测逻辑。在Decode1中，操作码在两条流水线中被确定是否满足Pentium指令的配对规则，如果满足配对规则，两条指令同时被送到Decode2。如果指令是分支指令，则由BTB检查预测该指令是否会发生分支转移。在Decode2中，计算指令的操作数在存储器中的地址。 　7）控制单元 　　控制单元包含微代码序列器和微代码控制ROM，控制单元进行解释指、令控制断点、控制中断并控制整数流水线和浮点流水线的操作。