公式“存储器访问时间CPU = TTCLCL * 3-（TCLAV+TDVCL)”中，TTCLCL是时钟周期或称为T状态的周期， TCLAV为地址从T1前沿到地址在地址线上有效时间的延时，TDVCL是存储器数据读出后，在数据总线上的建立时间。通常，CPU在T3的后沿（下降沿）对从存储器读出的数据进行采样。从CPU发出地址到CPU采样，经历3个T状态。因此，3个T状态的时间减去地址在地址线上有效时的延时时间和存储器数据在数据总线上的建立时间，便是CPU对存储器访问所需要的时间。如果CPU的主频为5MHz，TTCLCL * 3=600ns，TCLAV=110ns，TDVCL=30ns，则CPU的理想存储器访问时间为460ns。再考虑译码器等电路的延时，假设为40ns，CPU的存储器访问时间约为420ns。那么，选择存储器时，考虑存储器的访问时间参数，必须小于420ns。如果现有存储器的存储器访问时间大于420ns，CPU就要考虑插入等待周期。