T2状态 　　可以参照2.1.2节中“系统的组成”，以加深理解。 　　通常，存储器或I/O的读写数据选通控制都是由读写信号和片选择（地址）相“与”（负与）来实现的。某个存储器或I/O单元被选中，作用在它上面的地址和读写信号必然同时有效。这样，数据就能读出或写入。 T3状态 　　在基本总线周期的T3状态，CPU控制要访问的内存单元或者I/O端口将数据送到数据总线AD15～AD0上，CPU在T3结束时采样数据。 T4状态 　　CPU对数据总线采样以后，进入总线结束状态T4。在T4状态中，地址、数据、RD#等均变为高阻状态，结束当前总线周期。