CPU在每个总线周期的T3状态对READY进行采样。如果READY为低，则在T3状态之后插入等待状态TW，延长读写周期，以便CPU能和较慢速度的存储器或I/O接口匹配工作。Tw可以插入一个或多个，直到READY变为高电平后才进入T4状态，完成数据传送过程并结束当前总线周期。